Platform Radio yang Ditentukan Perangkat Lunak Universal, USRP-LW 2944, 160MHz

USRP-LW 2944 adalah platform software-defined radio (SDR) berkinerja tinggi yang dapat diskalakan untuk merancang dan menerapkan sistem komunikasi nirkabel generasi berikutnya.Ini terdiri dari satu USRP-LW X310 dan dua papan anak RF UBX-LW160MHz

Arsitektur perangkat keras USRP-LW 2944 menggabungkan dua slot papan anak dengan bandwidth yang diperluas dengan bandwidth hingga 160M dari 10MHz hingga 6GHz.Dan fitur beberapa antarmuka berkecepatan tinggi untuk dipilih (PCIe, port Gigabit/10 Gigabit Ethernet), serta Kintex-7 FPGA yang kaya sumber daya dan dapat diprogram pengguna.Selain itu,USRP-LW 2944menggunakan driver UHD lintas platform sumber terbuka, dengan sejumlah besar kerangka kerja pengembangan, arsitektur referensi yang kompatibel, dan proyek sumber terbuka.

Sebagai inti pemrosesan digital USRP-LW 2944, FPGA XC7K410T menyediakan konektivitas berkecepatan tinggi di antara semua komponen utama.Termasuk ujung depan RF, antarmuka host, dan memori DDR3.FPGA default menyediakan semua UHD untuk mengontrol konversi turun digital dan konversi naik digital, penyetelan frekuensi halus, dan beberapa blok fungsi DSP lainnya.Pengguna dapat memanfaatkan ruang cadangan Kintex-7 FPGA yang kaya sumber daya, ditambah kerangka kerja pengembangan RFNoC yang didukung oleh USRP, untuk mengembangkan dan mengimplementasikan modul pemrosesan DSP mereka sendiri.

ItuUSRP-LW 2944menawarkan berbagai antarmuka berkecepatan tinggi untuk dipilih.Pada panel perangkat, port Gigabit Ethernet adalah salah satu cara paling sederhana dan paling umum digunakan untuk terhubung.Untuk aplikasi dengan bandwidth yang diperluas dan latensi rendah, seperti studi PHY/MAC, X310 menyediakan antarmuka bus yang efisien PCIe x4 untuk operasi deterministik ini.Saat aplikasi menggunakan perekaman jaringan atau pemrosesan multi-node, port 10 Gigabit adalah pilihan terbaik.

ItuUSRP-LW 2944menyertakan banyak fitur tambahan yang akan membantu beberapa aplikasi nirkabel lainnya.Misalnya, dalam desain FPGA, DDR3 1GB pada motherboard dapat digunakan sebagai buffering data dan penyimpanan data.GPSDO internal opsional menyediakan referensi frekuensi presisi tinggi saat disinkronkan ke sistem GPS dengan penundaan sinkronisasi kurang dari 50ns.Memungkinkan pengguna untuk mengontrol komponen eksternal seperti amplifier dan sakelar melalui antarmuka GPIO, mendukung input seperti pemicu peristiwa, dan mengamati sinyal debug.ItuUSRP-LW 2940juga menyertakan adaptor JTAG internal yang memungkinkan pengembang memuat dan men-debug gambar FPGA baru dengan mudah.